generisanje ready 8086 intelMislim iako to nigde nije bas receno da cpu 8086 ima asinhroni sistem prenosa podataka.TJ sinhron za brze uredjeje a nesinhron za ovako neke spore,,,,,pa je to da kazem kvazisinhrona vrsta prenosa!!!!On sad tu meni prica o asinhronom hardveru!!!Ja ne razumem!
Mogu i da ti prekucam od reci do reci:
:"Hardver za ubacivanje stanja cekanja moze biti asinhron u odnosu na takt magistrale , napravljen pomocu monostabilnog multivibratora, koji se aktivira na silaznu ivicu signala za selekciju memorije ili periferije cs(aktivna log nula).U ovom slucaju se vreme cekanja bira izborom odgovarajuce RC konstante .Da bi se omogucio proizvoljan izbor stanja cekanja , vise razlicitih otpornika se povezuje pomocu analognih prekidaca .Signal za selekciju broja stanja cekanja se upisuje u registar koji kontrolise prekidace .Problem sa ovakvim nacinom generisanja stanja cekanja je sto broj stanja cekanja , posto signal ready nije sinhron sa taktom magistrale(VALJDA NIKADA I NIJE),u odnosu na koji se odlucuje da li je ready aktivan ili ne .Odatle se ovej pristup ne koristi u praksi"
Naravno da slike nema , pa je ovo mukotrpno, a ne dalje ne u praksi znaci da na ispitu:)
Sta zapravo znaci asinhroni hardver?????
