[es] - generisanje ready 8086 intel

natashas
BG

Član broj: 56338
Poruke: 9
*.ptt.yu.

Profil

^{26.04.2005. u 13:41 - pre 231 meseci}

Mislim iako to nigde nije bas receno da cpu 8086 ima asinhroni sistem prenosa podataka.TJ sinhron za brze uredjeje a nesinhron za ovako neke spore,,,,,pa je to da kazem kvazisinhrona vrsta prenosa!!!!On sad tu meni prica o asinhronom hardveru!!!Ja ne razumem!

Mogu i da ti prekucam od reci do reci:
:"Hardver za ubacivanje stanja cekanja moze biti asinhron u odnosu na takt magistrale , napravljen pomocu monostabilnog multivibratora, koji se aktivira na silaznu ivicu signala za selekciju memorije ili periferije cs(aktivna log nula).U ovom slucaju se vreme cekanja bira izborom odgovarajuce RC konstante .Da bi se omogucio proizvoljan izbor stanja cekanja , vise razlicitih otpornika se povezuje pomocu analognih prekidaca .Signal za selekciju broja stanja cekanja se upisuje u registar koji kontrolise prekidace .Problem sa ovakvim nacinom generisanja stanja cekanja je sto broj stanja cekanja , posto signal ready nije sinhron sa taktom magistrale(VALJDA NIKADA I NIJE),u odnosu na koji se odlucuje da li je ready aktivan ili ne .Odatle se ovej pristup ne koristi u praksi"

Naravno da slike nema , pa je ovo mukotrpno, a ne dalje ne u praksi znaci da na ispitu:)

Sta zapravo znaci asinhroni hardver?????

Odgovor na temu

zvrba
The Lord of Chaos

Član broj: 31716
Poruke: 105
*.ifi.uio.no.

Profil

Re: generisanje ready 8086 intel

^{27.04.2005. u 08:09 - pre 231 meseci}

Uf, davno je bilo kad sam to ucio (prije 5-6 godina na faxu..).

Motorola je bila dana kao primjer "asinhronog" procesora, a Intel kao "sinhronog". Mada priznajem da se sa HW-om za ubacivanje stanja cekanja razlika bitno gubi.

Koliko se sjecam, prica ide ovako: asinhroni procesor ima STROBE signale. Npr.
Motorola 68k kod citanja podatka radi sljedece:
- stavi adresu na adresnu sabirnicu
- postavi address strobe signal
- CEKA da memorija postavi data strobe signal
- u medjuvremenu memorija procita podatak i stavi ga na data sabirnicu
- memorija postavi data strobe signal
- procesor prestaje sa cekanjem, procita podatke, spusti address strobe, memorija spusti data strobe

Kod Intela, procesor NE CEKA nego OCEKUJE u iducem taktu gotov podatak (dakle ocekuje da memorija radi na istom taktu, "sinhrono" sa taktom procesora). Naravno, memorija nije dovoljno brza pa treba dodatni hardware koji ce ubaciti stanja cekanja. Umjesto address strobe signala kod motorole postoji READY signal koji sluzi za "stopanje" procesora.

Ovo je JAKO po sjecanju i moze biti da sam nesto krivo napisao. Mozda se kasnije jos nesto nadopisem ako saznam kaj u medjuvremenu.

Odgovor na temu

natashas
BG

Član broj: 56338
Poruke: 9
*.ptt.yu.

Profil

Re: generisanje ready 8086 intel

^{27.04.2005. u 18:32 - pre 231 meseci}

Uf, davno je bilo kad sam to ucio (prije 5-6 godina na faxu..).

:)))))))))))))))))))))))))))))))

hvala:))))))))))))))))))))))

Odgovor na temu